

# VYBRANÉ PROBLÉMY NÁVRHU RFIO V ŠTANDARDNÝCH TECHNOLÓGIÁCH CMOS

**Libor Majer**

Doktorandské štúdium, 3. ročník, prezenčná forma štúdia  
Školiteľ: Viera Stopjaková

Fakulta elektrotechniky a informatiky, Slovenská technická univerzita v  
Bratislave  
Ilkovičova 3, Bratislava, SK - 812 19, Slovenská republika

libor.majer@stuba.sk

**Abstrakt.** Táto práca sa zaoberá koncepciou RFIO šesťportového (SPR) DCR prijímača v pásme 2GHz a jeho implementáciou v štandardnej CMOS technológii. Opisuje navrhnuté hlavné časti tohto prijímača, ktorými sú nízkošumový zosilňovač LNA, napätím riadený oscilátor VCO, výkonové detektory a ďalšie. Tieto obvody boli navrhnuté, simulované a optimalizované v programovom prostredí Cadence pre implementáciu v technológii CMOS AMS 0,35 $\mu$ m. Zároveň predkladá ich najdôležitejšie dosiahnuté parametre. Práca ďalej zdôrazňuje všestranné použitie tohto RF prijímača v komplexných bezdrôtových systémoch a tiež poukazuje na jeho uplatnenie pri miniaturizácii a integrácii navrhnutého monitorovacieho systému na meranie základných životných funkcií človeka do kompaktného miniatúrneho prenosného zariadenia.

**Kľúčové slová.** Šesť-port, Six-port, Napätím riadený oscilátor, Nízkošumový zosilňovač, Softvérové rádio, LNA, RFIO, VCO, DCR.

## 1 Úvod

V posledných rokoch sme svedkami rapidného rozvoja komplexných bezdrôtových telekomunikačných sietí (najmä mobilných) a ich služieb [1]. Tieto novo vznikajúce moderné siete zabezpečujú stále sa zväčšujúcu mobilitu a dostupnosť účastníka (v budovách, v aute, doma, v práci, vonku...). Tendencia vývoja smeruje k vytvoreniu globálnej komunikačnej siete, ktorá bude kombinovať základné služby rečovej a dátovej komunikácie so službami verejnej telefónnej siete, káblovej, televíznej, siete internet, rôznych monitorovacích systémov s vlastnými prenosovými sieťami a iné, čím dokáže zabezpečiť celosvetové pokrytie a poskytnúť rôznorodé služby bez ohľadu na miesto a čas. To podnecuje aj vývoj nových architektúr komplexných sietí, umožňujúcich zjednocovanie rôznych druhov RF systémov a spájanie s ostatnými typmi sietí a podsietí. Zároveň neustále rastúci trh pre bezdrôtovú globálnu komunikáciu vytvára rozsiahle požiadavky na návrh komunikačných zariadení s veľmi nízkou energetickou spotrebou, nízkou cenou a kompaktnosťou, čo do veľkosti a praktickej použiteľnosti. Preto v dnešnej dobe je pre mnoho výskumných projektov jedným z hlavných cieľov integrácia RF, analógových a digitálnych častí obvodov alebo systémov (napr. celého bezdrôtového vysielača/prijímača) spolu do jedného cenovo dostupného integrovaného obvodu najmä z ekonomického hľadiska a možností moderných technológií. Majoritnú väčšinu technológií výroby IO pre vysokofrekvenčný trh v súčasnosti tvoria: GaAs, kremíková bipolárna a BiCMOS technológia, i keď heteroštruktúry si naďalej udržiavajú silnú pozíciu v RF zariadeniach, najmä vo výkonových zosilňovačoch a vstupno-výstupných spínačoch.

Rozsiahly výskum a vývoj v polovodičovom priemysle ukázal možnosti využitia CMOS technológie aj pri realizácii niektorých RF častí bezdrôtových komunikačných systémov [2]. Implementácia týchto RF obvodov spolu s digitálnymi do jedného integrovaného obvodu realizovaného v štandardnej CMOS technológii však súvisí s viacerými komplikáciami [3]. Pri RF návrhu v CMOS sa stretávame s nízkou kvalitou pasívnych súčiastok (napr. kvalitné RF cievky predstavujú neriešiteľný problém) ako aj s nevyhovujúcimi vysokofrekvenčnými vlastnosťami aktívnych prvkov a samotnej polovodičovej podložky (vysoký šum, nízke zosilnenie, vysokovodivý substrát, atď.) [4]. Vzhľadom k týmto skutočnostiam sa realizácia kvalitného RF prijímača, či vysielača v CMOS technológii stáva nepredstaviteľnou prekážkou. Preto je snaha riešiť tieto problémy novými koncepciami, architektúrami a obvodovými riešeniami základných stavebných blokov, minimalizáciou použitia nekvalitných pasívnych ako aj aktívnych prvkov, a aplikovaním nových moderných prístupov k spracovaniu signálov, ktoré zabezpečia lepšie parametre výsledného obvodu.

## 2 Základná koncepcia RFIO prijímača

Medzi základné črty moderných RF komunikačných prostriedkov patrí hlavne ich komplexnosť a použiteľnosť s viacerými typmi sietí. Z toho vyplýva mnoho systémových požiadaviek na tieto zariadenia: frekvenčná širokopásmovosť – možnosť voľby viacerých frekvenčných pásiem (GSM, UMTS, ZigBee, Bluetooth, atď), podpora rôznych druhov moderných najmä digitálnych modulácií (QPSK, BPSK, M-QAM, atď. ), číslicové spracovanie signálov a prenášaných dát - (DSP processing) a ďalšie.

Ako už bolo spomenuté CMOS technológie nevykukajú dobrými frekvenčnými vlastnosťami, a aj preto je snaha, čo najväčšiu časť architektúry bezdrôtových prijímačov riešiť číslicovým spracovaním. Výhody takéhoto riešenia sú nesporné: časová stabilita parametrov, nízka spotreba, malé rozmery, hmotnosť, nízka cena, variabilita, atď. Obmedzený sme však práve nižším frekvenčným pásmom prijímaného signálu. Pri konverzii z vyšších frekvenčných pásiem hlavné miesto na trhu zastupujú najmä superheterodynové prijímače s viacnásobným zmiešavaním, pre digitálne modulácie najmä do základného pásma (DCR), ktorých koncepcia v posledných rokoch bola značne zdokonalená a prepracovaná a dosahujú vynikajúce parametre [2]. Sú charakterizované hlavne ich kompaktnosťou, nízkymi stratami a frekvenčnou úzkopásmovosťou. Ich nevýhodou sú napr. obvodová zložitosť, množstvo komplikovaných frekvenčných filtrov, DC ofset, nevyváženosť I/Q zložiek, vyšší šum  $1/f$ , ako aj iné. Z hľadiska aplikovateľnosti v komplexných bezdrôtových zariadeniach však najväčším nedostatkom je práve ich frekvenčná úzkopásmovosť a s ňou súvisiace obmedzenia paralelného DSP spracovania. Najmä z dôvodov multipásmového príjmu, s možnosťou spracovania rôznych typov modulácií, a všestrannej použiteľnosti v komplexných systémoch, bol náš výskum upriamený na alternatívne koncepcie RF prijímačov implementovateľných v lacných štandardných technológiách CMOS. S uvažovaním vyššie uvedených poznatkov a kľúčových problémov súčasného stavu návrhu, realizácie a testovania RF integrovaných obvodov v CMOS technológii, ktoré bránia ich širšiemu, efektívnejšiemu a cenovo dostupnejšiemu využitiu v rôznych oblastiach priemyslu i spoločenského života, boli úlohy nášho budúceho výskumu a práce zhrnuté do nasledovných téz:


- Získanie nových poznatkov o alternatívnych prístupoch k návrhu RF blokov, moderných architektúrach a koncepciách RF integrovaných obvodov implementovateľných v štandardných submikrometrových CMOS technológiách, ako aj o možnosti ich efektívneho testovania.
- Navrhnuť základnú architektúru multipásmového RF digitálneho rádia s využitím šesťportovej technológie na konverziu a demoduláciu prijímaného RF signálu z vyšších frekvenčných pásiem v technológii CMOS.

- Analyzovať, vyšetriť a optimalizovať potrebné stavebné bloky RF prijímača pre globálne komplexné mobilné telekomunikačné systémy, skladajúceho sa z obvodových elementov realizovaných výlučne v CMOS technológii.
- Navrhnuť experimentálny testovací RF v CMOS technológii slúžiaci na verifikáciu zvolenej architektúry, základnej koncepcie a kvality vybraných parametrov.

## 2.1 DCR prijímač využitím šesť-port technológie v pásme 2GHz.

Jedná sa o prijímač priamej konverzie do základného pásma. Z antény privedený vstupný signál je najprv filtrovaný viacpásmovým filtrom RFF s možnosťou digitálnej voľby frekvenčného pásma a následne zosilnený nízkošumovým zosilňovačom (obr. 1). Samozrejme zisk zosilňovača je číslicovo nastaviteľný. Takto pripravený signál sa privádza na delič výkonu DP a zároveň do jednotky obnovy nosnej frekvencie RC+LO. Táto jednotka obnoví nosnú frekvenciu prijímaného signálu, fázovo synchronizuje s ňou lokálny oscilátor LO, ktorý potom generuje fázovo posunuté výstupné signály pre jednotlivé vstupy Šesťportu. Základné princípy a popis šesťportu je uvedený v [5]. Zároveň upravený a zosilnený vstupný signál je privedený na výkonový delič DP, z ktorého je signál ďalej rozvetvený do súčtových členov, kde sa sčítava s presne fázovo posunutými signálmi z lokálneho oscilátora. Následne prebieha ich detekcia pomocou detektorov výkonu PD. Signál je ďalej zosilnený, filtrovaný a prevedený do číslicovej formy, kde je realizovaný výpočet demodulovaného signálu. Funkcia, ako aj frekvenčná a časová analýza navrhnutého DCR prijímača, bola overená a odsimulovaná na systémovej úrovni. Najdôležitejšie výhody a prínosy navrhutej koncepcie môžeme zhrnúť:

- Širokopásmovosť RF prijímača
- Paralelné DSP spracovanie
- Možnosť redukcie portov [6] - vhodné pre konkrétne aplikácie
- Tým, že sa fázovo posúva signál LO pre súčtové členy, nie je nutné fázovo posúvať slabší prijímaný signál, nie sú potrebné nízkostratové frekvenčne nezávislé CLC články [6]
- Posúvanie fázy je realizované dvomi spôsobmi, v závislosti na konkrétnej aplikácii
  - pasívny posúvač fázy – nižšia spotreba
  - posúvač fázy realizovaný dvomi oscilátormi – frekvenčná stálosť
- Netreba realizovať presný fázový posuv (kalibrácia, in situ)
- Detekované signály je možné rôzne kombinovať, a tým znížiť počet potrebných A/D prevodníkov
- Možnosť softvérovo ovládať redukcii jednosmerných zložiek detekovaného signálu
- Pri použití oddeľovacích RF stupňov, nie je potrebný v RFIO výkonový delič
- Pre špeciálne aplikácie je tu príležitosť namiesto signálu lokálneho oscilátora použiť obnovený nosný signál vstupného signálu
- Je tu možnosť synchronnej detekcie výkonu
- Detekcia rôznych typov modulácií
- Nízka bitová chybovosť
- Jednoduchosť, nízka cena
- Možnosť monolitickej integrácie v CMOS
- Malá spotreba (mobilné terminály)
- Realizácia softvérového rádia




Obrázok 1: Bloková schéma RFIO šesťportového prijímača.

## 2.2 Navrhnuté základné bloky RFIO prijímača v CMOS technológii.

Všetky navrhnuté bloky sú implementované v štandardnej CMOS AMS 0,35 $\mu$ m technológii s napájacím napätím 2,7V. Samotný RF návrh prebieha súčasne s návrhom topografie IO a RF modelovaním jednotlivých komponentov. Využitie programové návrhové prostriedky: Cadence Tools, ASITIC, Hspice, C++, matlab ako aj iné.

### 2.2.1 Vstupný nízkošumový zosilňovač LNA

Vychádzajúc zo základných požiadaviek na RF LNA (vysoký zisk v celom prijímanom frekvenčnom pásme, nízke šumové číslo, široký frekvenčný rozsah, nízka výkonová spotreba, atď) je použitie CMOS technológie a jej aktívnych zosilňovacích prvkov veľmi obmedzené [3]. Ako najvhodnejšie zapojenie prvého stupňa LNA pre implementáciu v CMOS bolo vybraté kaskóдне zapojenie NMOS tranzistorov (SS+SG): vstupná časť má vyššiu vstupnú impedanciu vďaka zapojeniu SS, eliminuje sa z časti pôsobenie Millerovej kapacity vstupného tranzistora, zväčší sa frekvenčná šírka pásma, zvýši sa zosilnenie, atď. Zároveň je možné pri tomto zapojení číslicovo riadiť zosilnenie nasledujúcich stupňov [4]. Ďalším veľkým problémom je samotné vstupné, ale aj výstupné prispôsobenie ako aj zabezpečenie vhodných jednosmerných podmienok aktívnych prvkov. Na prispôsobenie boli použité navrhnuté a odsimulované LC obvody priamo na čipe. Tvoria ich cievky so svojimi parazitami. Vstupná cievka je zložená z dvoch, ktoré sú vhodne topograficky prepojené, čím je dosiahnutá vyššia hodnota indukčnosti. Kvalita indukčností je rádovo jednotky a ich hodnota jednotky nH. Zjednodušená schéma LNA je na obr.2a).




Obrázok 2: Navrhnutý RFIO LNA: a) Zjednodušená schéma, b) Dosiachnuté parametre

Šumové číslo	< 5dB @ (2-3GHz)
Výkonové zosilnenie	> 8dB @ (2-3GHz)
Vstupné prispôsobenie S11	< -12dB @ (2-3GHz)
Výstupné prispôsobenie S22	< -18dB @ (2-3GHz)
Linearita (pokles zosilnenia o 1dB)	-3,48dBm @ 2.5GHz
Dynamický rozsah IP3	-3,2dBm @ 2,5GHz
Celková plocha čipu	0,64mm <sup>2</sup>

Tabuľka 1: Dosiachnuté parametre navrhnutého RFIO LNA.

### 2.2.2 Napätím riadený oscilátor VCO v pásme 2 GHz


Generovanie potrebných harmonických signálov zabezpečuje PLL syntetizátor [4], [7], ktorého základným blokom je napätím riadený oscilátor. Samotný návrh opäť nie je možný bez kompromisov. Bolo vyskúšaných viac topológií VCO, nakoniec sme použili upravenú diferenciálnu štruktúru s krížovou väzbou `double cross` (obr.3) [8]. Na výstup sa pripájajú ďalšie oddeľovacie stupne s polyfázovým posúvačom fázy, tvoreným z RC článkov. Tým môžeme dosiahnuť požadované fázové posuvy signálu LO. Ladiaci prvok bol namodelovaný a realizovaný pomocou AMOS štruktúry [7]. Hodnota fázového šumu navrhnutého oscilátora pri 600 kHz ofsete od nosnej frekvencie je -133,5 dBc/Hz, jeho zisk 520MHz/V, a spotreba sa pohybuje do 11mW @ (2,1-2,8GHz). Celková plocha čipu je 0,285mm<sup>2</sup>. Na frekvenčnú stabilizáciu a synchronizáciu VCO boli navrhnuté tri fázové detektory, ktoré budú použité podľa aplikácie daného prijímača. Pre testovacie účely DCR však nie sú potrebné. Jedná sa o obvody typu XOR, frekvenčne fázový detektor z logických hradieľ [9], frekvenčne fázový detektor vytvorený z hradieľ v dynamickej logike.



Obrázok 3: Navrhnutý RFIO VCO: a) Zjednodušená schéma, b) Dosiiahnuté parametre

### 2.2.3 Navrhnuté RFIO detektory výkonu

Boli vyšetřované viaceré možné typy výkonových detektorov implementovateľných v CMOS, pričom nelineárny prvok vždy tvoril MOS tranzistor. Nezaoberali sme sa vývojom nových štruktúr realizovateľných výrobným procesom v CMOS. V konečnom dôsledku boli navrhnuté dva typy, ktorých principiálne schémy sú na obrázku 4. Prvý (obr.4a) je tvorený iba jedným tranzistorom NMOS. Výhodou tohto zapojenia sú okrem jednoduchosti lepšie šumové vlastnosti, väčší frekvenčný ako aj vstupný dynamický rozsah. Nevýhodou je však nižšia citlivosť, ako aj čistota frekvenčného spektra. Na druhej strane bol navrhnutý diferenciálny detektor, ktorý môže v užšom frekvenčnom pásme dosahovať lepšiu citlivosť (obr.4b). Zároveň je možné jeho modifikáciou dosahovať lepšie potlačenie nosnej frekvencie, prípadne využiť obnovenú nosnú frekvenciu na synchronnú demoduláciu a iné. Citlivosť oboch detektorov v pásme 2-3GHz sa pohybuje v oboch prípadoch rádovo jednotky mV pre vstupný výkon 0dBm, v špeciálnych prípadoch pri úzko pásmovej demodulácii je možné citlivosť značne zvýšiť najmä pri diferenčnom PD.




Obrázok 4: Principiálne schémy navrhnutých detektorov výkonu.

### 3 Aplikácia RFIO prijímača

Hlavnou výhodou navrhutej koncepcie DCR prijímača je jeho frekvenčná širokopásmovosť ako aj mnohostranné využitie v rôznych komplexných aplikáciách. Jednou z možností, kde by sa mohol v budúcnosti uplatniť takýto typ RFIO prijímača je napr. v zdravotníctve pri komplexnom monitoringu pacientov, ktorých základné životné funkcie by boli sledované bez ohľadu na miesto a čas a v prípade potreby by bol tento systém schopný informovať lekára, prípadne inú pomoc.

Na obr.5 je bloková schéma navrhnutého inteligentného monitorovacieho systému na sledovanie základných životných funkcií človeka: srdcový tep, telesná teplota, srdcový pulz, krvný tlak, ale aj stres a podobne [10]. Prvotnou myšlienkou vývoja tohto systému bolo výskum, vývoj a realizácia presného laboratórneho prístroja na komplexné a kontinuálne monitorovanie fyziologických charakteristík používaných pri psychofyziologických a fyziologických vyšetreniach [11]. Kontinuálne a dlhodobé monitorovanie týchto premenných (akými sú napr. kožno-galvanická reakcia, srdečná frekvencia, či teplota kože) umožňuje odborníkom sledovať a analyzovať zložité fyziologické, psychofyziologické a terapeutické procesy, čo výrazne prispieva k optimalizácii diagnostických a terapeutických postupov.



Obrázok 5: Bloková schéma navrhnutého komplexného inteligentného monitorovacieho systému.

Navrhnutý systém pozostáva z dvoch častí. Jednu časť tvorí RF komunikačné rozhranie s prepojením cez USB do PC a druhú prenosné kompaktné monitorovacie zariadenie, ktoré zabezpečuje samotné merania a predspracovanie požadovaných dát. Zároveň komunikuje pomocou bezdrôtového spojenia s miniatúrnymi integrovanými mikrosnímačmi ako aj s osobným počítačom [12-15].

### 4 Záver

V tejto práci sme sa zaoberali novou koncepciou šesťportového RFIO DCR prijímača implementovateľného v štandardnej CMOS AMS 0,35 $\mu$ m technológii. Boli navrhnuté a optimalizované jednotlivé časti integrovaného obvodu DCR, ktorými sú nízkošumový zosilňovač LNA, napätím riadený oscilátor VCO, výkonové detektory a ďalšie. Zároveň bola overená funkcia architektúry tak na systémovej ako aj obvodovej úrovni.

Najväčší prínos navrhutej architektúry prijímača je hlavne v možnosti realizácii širokopásmového softvérového definovaného rádia v štandardných CMOS. Kde pri tomto riešení je práve možné redukovať RF a analógové časti obvodov na minimum. Ďalej je nutné zdôrazniť všestranné použitie tohto RF prijímača v rôznych komplexných bezdrôtových systémoch a tiež poukázať na jeho uplatnenie pri miniaturizácii a integrácii navrhnutého monitorovacieho systému na meranie základných životných funkcií človeka do kompaktného miniatúrneho prenosného zariadenia.

## Pod'akovanie

Táto práca bola realizovaná v Centre Excelencie CENAMOST (Agentúre pre Výskum a Vývoj na Slovensku No. VVCE-0049-07) s podporou projektov AV4/0018/07 a APVV-20-055405.

## Referencie

- [1] Doboš, E. et al.: Mobilné Rádiové Siete. 1. vyd. Žilina : EDIS - Žilinská univerzita, 2002. ISBN 80-7100-936-9.
- [2] Razavi, B.: A 5.2-GHz CMOS Receiver with 62-dB Image Rejection. IEEE Journal of Solid-State Circuits, Vol. 36, No. 5, 2001, p. 810-815.
- [3] Lee, H.T.: The Design of CMOS Radio-Frequency Integrated Circuits, Cambridge University Press, 2001. ISBN 0-521-63922-0.
- [4] Razavi, B.: Design of Analog CMOS Integrated Circuits. New York, McGraw-Hill Companies, 2001. ISBN 0-07-238032-2.
- [5] Bilik, V., Raffaj, V.: Bezek, J.: Miniature broadband lumped six-port reflectometer. In *Journal on Communications*. 1991, vol. 42, no. 5, p. 7-14.
- [6] Majer, L., Stopjaková, V.: Monolithic RF receiver in 2GHz frequency region using six-port technology, In: /Proceedings of IEEE Vršov 2006/, Vršov, Czech Republic, September 19-21, 2006, pp.99-102.
- [7] Majer, L., Tomáška, M., Stopjaková, V., Nagy, V., Malošek, P.: The Basic Building Blocks of 1.8GHz PLL in CMOS Technology, In: /Proceedings of 14<sup>th</sup> International Scientific and Applied Science Conference - Electronics2005/, Sozopol, Bulgaria, September 21-23, 2005, pp. 153.
- [8] Majer, L., Tomáška, M., Stopjaková, V., Nagy, V., Malošek, P.: Implementations of 1.8 GHz Voltage-Controlled Oscillator for RF Applications IN CMOS Technology, In: /Proceedings of 12th Mixed Design of Integrated Circuits and Systems Conference/, Krakow, Poland, June 22-25, 2005, pp. 335-338.
- [9] Majer, L., Tomáška, M., Stopjaková, V., Nagy, V., Malošek, P.: 1,8 GHz Voltage-Controlled Oscillator and Phase Detector in CMOS Technology for PLL, In: /Proceedings of 5<sup>th</sup> Electronic Circuits and Systems Conference - ECS2005/, Bratislava, Slovakia, September 8-9, 2005, pp. 47-50.
- [10] Vavrinský, E., Stopjaková, V., Majer, L., Tvarožek, V., Weis, M., Marman, P.: Monitoring of Psychosomatic Properties of Human Body by Skin Conductivity Measurements using Thin Film Microelectrode Arrays, In: /6th International Conference on Advanced Semiconductor Devices and Microsystems - ASDAM2006/, Smolenice Castle, Slovakia, October 16-18, 2006, pp.275-278.
- [11] Majer, L. – Vavrinský, E., Stopjaková, V., Tvarožek, V.: Noninvasive monitoring of psycho-galvanic reflex using microelectrode system, In: /Journal of Electrical and Power Engineering /, 12, 2006, special edition (from conference of Electrical Engineering and Informatics 2006, ELOSYS), pp. 96-99.
- [12] Majer, L., Stopjaková, V., Vavrinský, E.: Sensitive and Accurate Measurement Environment for Continuous Biomedical Monitoring using Microelectrodes, In: /6th International Conference on Measurement – MEASUREMENT 2007/, Smolenice Castle, Slovakia, May 20-24, 2007, pp.408-412.
- [13] Majer, L., Stopjaková, V., Vavrinský, E.: Sensitive and Accurate Measurement Environment for Continuous Biomedical Monitoring using Microelectrodes, In: /Journal of MEASUREMENT SCIENCE REVIEW/ Vol7, 2007
- [14] Majer, L., Stopjaková, V., Vavrinský, E.: Wireless Measurement System for Non-invasive Biomedical Monitoring. IEE Journal of Electrical Engineering, Vol. 60, No. 2, 2009, pp. 57-68.
- [15] Majer, L., Stopjaková, V.: Portable Measurement Equipment for Continuous Biomedical Monitoring Using Microelectrodes. In: /IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems/, 2008, ISBN 978-1-4244-2276-0, pp. 26-29.